日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2004年 6月 3日

出願番号

Application Number:

特願2004-165350

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

JP2004-165350


出 願 人

株式会社村田製作所

Applicant(s):

2005年 5月11日

特許庁長官 Commissioner, Japan Patent Office





1寸 計 冰块 .【窗规句】 【整理番号】 104015 平成16年 6月 3日 【提出日】 【あて先】 特許庁長官殿 【国際特許分類】 H01G 4/30【発明者】 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内 【氏名】 高島 寛和 【発明者】 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内 【氏名】 高木 義一 【発明者】 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内 【氏名】 上岡 浩 【発明者】 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内 【氏名】 吉田 照男 【特許出願人】 【識別番号】 000006231 【氏名又は名称】 株式会社村田製作所 【代表者】 村田 泰隆 【代理人】 【識別番号】 100085143 【弁理士】 【氏名又は名称】 小柴 雅昭 【電話番号】 06-6779-1498 【手数料の表示】 【予納台帳番号】 040970 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1

【物件名】

【物件名】

【物件名】

明細書]

要約書 1

図面 1

,【官规句】付矸硝小ツ靶团

【請求項1】

互いに対向する2つの主面およびこれら主面間を連結する4つの側面を有する直方体状をなす積層構造を有するものであって、各々が前記主面の延びる方向に延びかつ積層された複数の誘電体層、および前記誘電体層間の特定の界面に沿って配置されかつ静電容量を形成するように互いに対向する少なくとも1組の第1および第2の内部電極を有する、コンデンサ本体と、

前記第1および第2の内部電極にそれぞれ電気的に接続されるように、前記コンデンサ本体の外表面上に形成される、第1および第2の外部端子電極と を備え、

前記第1および第2の内部電極の各々は、前記静電容量を形成するように機能する容量 形成部、対応の前記外部端子電極に接続される部分となる端子接続部、および前記容量形 成部と前記端子接続部とを連結する引出し部を備え、

前記内部電極の少なくとも1つについての前記引出し部は、その厚み方向に湾曲している、

積層コンデンサ。

【請求項2】

前記内部電極の前記端子接続部に対応して積層方向に重なるように形成されているダミー電極をさらに備える、請求項1に記載の積層コンデンサ。

【請求項3】

前記厚み方向に湾曲している引出し部は、その幅が前記容量形成部および前記端子接続部の各幅より狭い、請求項1または2に記載の積層コンデンサ。

【請求項4】

前記厚み方向に湾曲している引出し部は、その厚みが前記容量形成部および前記端子接続部の各厚みより薄い、請求項1ないし3のいずれかに記載の積層コンデンサ。

【請求項5】

少なくとも1組の前記内部電極は、実装面に向く前記コンデンサ本体の主面側に片寄って位置している、請求項1ないし4のいずれかに記載の積層コンデンサ。

【請求項6】

前記第1および第2の外部端子電極は、前記コンデンサ本体の特定の前記側面に沿って交互に配置されている、請求項1ないし5のいずれかに記載の積層コンデンサ。

【請求項7】

互いに対向する2つの主面およびこれら主面間を連結する4つの側面を有する直方体状をなす積層構造を有するものであって、各々が前記主面の延びる方向に延びかつ積層された複数の誘電体層、および前記誘電体層間の特定の界面に沿って配置されかつ静電容量を形成するように互いに対向する少なくとも1組の第1および第2の内部電極を有する、コンデンサ本体と、

前記第1および第2の内部電極にそれぞれ電気的に接続されるように、前記コンデンサ本体の外表面上に形成される、第1および第2の外部端子電極と を備え、

前記第1および第2の内部電極の各々は、前記静電容量を形成するように機能する容量 形成部、対応の前記外部端子電極に接続される部分となる端子接続部、および前記容量形 成部と前記端子接続部とを連結する引出し部を備え、

前記内部電極の少なくとも1つについての前記引出し部は、その厚み方向に湾曲している、積層コンデンサを製造する方法であって、

前記誘電体層となる複数のセラミックグリーンシートを用意する工程と、

前記セラミックグリーンシート上に、前記内部電極を形成する工程と、

前記セラミックグリーンシート上に、前記内部電極の前記端子接続部に重なるようにダミー電極を形成する工程と、

前記コンデンサ本体の生の状態のものを得るため、複数の前記セラミックグリーンシー

。「で傾摺しがファレヘリの上仕に、

生の状態の前記コンデンサ本体を焼成する工程と を備え、

前記セラミックグリーンシートを積層しかつプレスする工程は、前記内部電極の前記容量形成部間および前記端子接続部と前記ダミー電極との間に位置する前記セラミックグリーンシートの一部を前記内部電極の前記引出し部が位置する側へと流動させるようにプレスし、それによって、前記引出し部を厚み方向に湾曲させる工程を含む、積層コンデンサの製造方法。

【請求項8】

前記ダミー電極を形成する工程は、前記内部電極が形成されない前記セラミックグリーンシート上に前記ダミー電極を形成する工程を備え、

前記セラミックグリーンシートを積層しかつプレスする工程は、前記ダミー電極が形成されているが前記内部電極が形成されていない前記セラミックグリーンシートを積層しかつ予備的にプレスすることによって、前記ダミー電極の内側端縁を積層進行方向へ湾曲させる工程と、次いで、前記内部電極が形成されている前記セラミックグリーンシートを積層しかつ予備的にプレスすることによって、前記ダミー電極の内側端縁の湾曲に沿うように、前記引出し部を厚み方向に湾曲させる工程とを備える、請求項7に記載の積層コンデンサの製造方法。

【請求項9】

前記ダミー電極を形成する工程は、前記内部電極が形成される前記セラミックグリーンシート上に前記ダミー電極を形成する工程をさらに備える、請求項8に記載の積層コンデンサの製造方法。

【発明の名称】積層コンデンサおよびその製造方法

【技術分野】

[0001]

この発明は、積層コンデンサおよびその製造方法に関するもので、特に、積層コンデンサに備える内部電極の構造についての改良に関するものである。

【背景技術】

[0002]

コンデンサの等価回路は、コンデンサの容量をC、等価直列インダクタンス(ESL)をL、等価直列抵抗(ESR)をRとしたとき、CLRが直列に接続された回路で表される。

[0003]

この等価回路では、共振周波数(f_0)は、 $f_0=1$ /[$2\pi \times$ (L \times C) $^{1/2}$]となり、この共振周波数より高い周波数域においては、コンデンサとして機能しなくなる。言い換えると、L すなわちESLの値を小さくすれば、共振周波数を高くすることができ、より高い周波数域までコンデンサとして機能させることが可能となる。

[0004]

たとえば、ワークステーションやパーソナルコンピュータ等のMPU(マイクロプロセッシングユニット)のチップに電源を供給する電源回路においてMHzやGHz領域で使用されるデカップリングコンデンサには、より低ESL化されたコンデンサが求められている。このような用途に適した低ESL化コンデンサとして、たとえば、図12に示すような多端子コンデンサ1が知られている(たとえば、特許文献1参照)。

[0005]

図12は、多端子コンデンサ1を図解的に示す平面図である。

[0006]

多端子コンデンサ1は、直方体状のコンデンサ本体2を備え、コンデンサ本体2の側面3上には、互いに極性が異なる第1および第2の外部端子電極4および5が交互に配置されている。図12において、第1および第2の外部端子電極4および5間での明瞭な区別を可能とするため、第1の外部端子電極は、黒塗りの矩形で図示され、第2の外部端子電極5は、白抜きの矩形で図示されている。

[0007]

コンデンサ本体2の内部には、静電容量を形成するように互いに対向する少なくとも1組の第1および第2の内部電極(図示せず。)が設けられている。上述の第1の外部端子電極4は第1の内部電極に電気的に接続され、第2の外部端子電極5は第2の内部電極に電気的に接続される。

[0008]

このような構成において、たとえば、図12において矢印で示すように、第1の外部端子電極4から第2の外部端子電極5へと電流が流れると、この電流の方向によってその方向が決まる磁束が誘起され、そのため自己インダクタンス成分が生じる。このとき、互いに異なる方向の電流が流れる部分、たとえば破線で示す円6で囲んだ部分では、互いに異なる方向の磁束が存在することになるので、これらが相殺されて、結果的に、磁束が低減されることとなる。そのため、ESLの低減を図ることができる。

[0009]

一方、パーソナルコンピュータ等のMPUのチップに電源を供給する電源回路にあるデカップリングコンデンサは、ノイズ吸収や電源の変動に対する平滑化のために用いられる

[0010]

図13は、MPUおよび電源部に関する接続構成の一例を図解的に示すブロック図である。

 $[0\ 0\ 1\ 1]$

MI UIIは、MI UアップI 2 のよびノモッI 3 を明える。 电源 m I 4 は、 MI Uアップ 1 2 に電源を供給するためのもので、電源部 1 4 からMP U チップ 1 2 に至る回路にデカップリングコンデンサ 1 5 が接続されている。

[0012]

上述したデカップリングコンデンサのような用途にたとえば積層セラミックコンデンサを用いる場合、積層セラミックコンデンサの特徴として、数%の容量偏差と温度特性とを有するために、高周波領域での安定した動作が困難であるという問題に遭遇する。そこで、容量値の異なる複数の積層セラミックコンデンサを並列に接続することにより、広い周波数帯域で必要なインピーダンスを得ることが行なわれている。

[0013]

ところが、積層セラミックコンデンサはQが高いために、インピーダンス特性が急峻であり、したがって、複数の積層セラミックコンデンサのインピーダンス特性が複合された部分で山が大きくなる傾向がある。これらのことを、図14を参照して、より具体的に説明する。

[0014]

図14は、容量値の異なる複数のセラミックコンデンサを並列に接続した場合のインピーダンス特性を示している。ここで、(a)は、容量値が0.1μFの積層セラミックコンデンサと容量値が1μFの積層セラミックコンデンサと容量値が10μFの積層セラミックコンデンサとのそれぞれのインピーダンス特性を個別に示している。そして(b)は、これら3つの積層セラミックコンデンサを並列に接続した状態での複合されたインピーダンス特性を示している。

[0015]

図14(a)に示すように、積層セラミックコンデンサは、それぞれ、急峻なインビーダンス特性を有している。したがって、これらインビーダンス特性が複合された部分では、山が大きくなり、すなわち、インビーダンスが高くなる。その結果、このような周波数帯ではノイズ対策を良好に図ることができないという問題が生じる。

[0016]

この問題を解決すべく、図14(b)において破線で示すように、インピーダンス特性が複合された部分での山谷差を小さくして平坦なインピーダンス特性を得るためには、コンデンサに直列に抵抗を接続することが必要となる。すなわち、抵抗を直列接続することによって、Qを低下させて、図14(b)における破線で示すように、インピーダンス特性複合部分の山を低くすることができる。

[0017]

ただし、直列接続される抵抗の抵抗値が大きすぎると、平坦なインビーダンス特性にはなるものの、谷の部分が高くなり、すなわちインビーダンスが高くなり、必要なノイズ吸収特性を満足させることができなくなる。

[0018]

これらのことから、平坦性を保ちつつ、全体としてインピーダンス特性が高くなりすぎないようにするためには、百数十~数百 $m\Omega$ のような微小な抵抗値を与え得る抵抗が必要である。

[0019]

しかしながら、このような微小な抵抗値を与え得る抵抗を、コンデンサとは別部品としての取り付けるのが困難であり、また、部品点数の増加等の問題を引き起こすため、コンデンサ自体の抵抗、すなわちESRを上げることが考えられている。

[0020]

積層セラミックコンデンサのESRを上げるには、内部電極の抵抗を上げればよいため、(1)内部電極に抵抗率の高い金属を用いる、(2)内部電極の積層枚数を減らす、(3)内部電極の被覆率を下げる等の方法が考えられる。しかしながら、これらの方法を採用した場合には、容量等の特性も大きく変化することになるため、これらの方法だけで百数十~数百 $m\Omega$ の抵抗値を得ようとするには限界がある。

.

他方、一般的な構造の積層セラミックコンデンサにおいて、内部電極の引出し部を幅狭にしてESRを高くすることが知られている(たとえは、特許文献2参照)。

【特許文献1】特開平11-144996号公報(図1、図18)

【特許文献2】 実公昭63-36677号公報

【発明の開示】

【発明が解決しようとする課題】

[0022]

上述した特許文献2に記載のように、内部電極の引出し部を幅狭にしてESRを高くすることは、別部品としての抵抗が不要であり、また、容量等の特性に大きく影響を及ぼすことがないため、優れた高ESR化手段として評価できる。

[0023]

しかしながら、このような高ESR化手段を、特許文献1に記載のような多端子コンデンサに適用しようとする場合、多端子コンデンサにおける内部電極の引出し部は元々細いため、これをさらに幅狭にすると、焼成工程において電極切れが生じることがある。このことから、特に多端子コンデンサの場合には、内部電極の引出し部に幅狭部を設け、この幅狭部の幅方向寸法を狭くすることには限界があり、したがって、たとえば百数十~数百m Ω の抵抗値を得ようとすることは困難である。

[0024]

そこで、この発明の目的は、上述のような問題を解決し得る、高ESR化手段を備える 積層コンデンサおよびその製造方法を提供しようとすることである。

【課題を解決するための手段】

[0025]

この発明は、互いに対向する2つの主面およびこれら主面間を連結する4つの側面を有する直方体状をなす積層構造を有するものであって、各々が主面の延びる方向に延びかつ積層された複数の誘電体層、および誘電体層間の特定の界面に沿って配置されかつ静電容量を形成するように互いに対向する少なくとも1組の第1および第2の内部電極を有する、コンデンサ本体と、第1および第2の内部電極にそれぞれ電気的に接続されるように、コンデンサ本体の外表面上に形成される、第1および第2の外部端子電極とを備える、積層コンデンサに向けられる。

[0026]

この積層コンデンサにおいて、第1および第2の内部電極の各々は、静電容量を形成するように機能する容量形成部、対応の外部端子電極に接続される部分となる端子接続部、および容量形成部と端子接続部とを連結する引出し部とを備えている。そして、前述した技術的課題を解決するため、内部電極の少なくとも1つについての引出し部は、その厚み方向に湾曲していることを特徴としている。

[0027]

この発明に係る積層コンデンサは、後述する製造方法に由来して、内部電極の端子接続部に対応して積層方向に重なるように形成されているダミー電極をさらに備えることが好ましい。

[0028]

上述のように厚み方向に湾曲している引出し部は、その幅が容量形成部および端子接続部の各幅より狭いことが好ましい。

[0029]

また、厚み方向に湾曲している引出し部は、その厚みが容量形成部および端子接続部の各厚みより薄いことが好ましい。

[0030]

この発明に係る積層コンデンサにおいて、少なくとも1組の内部電極は、実装面に向くコンデンサ本体の主面側に片寄って位置していることが好ましい。

[0031]

この丸切は、付に、夕畑リコンリンツ、りなわつ、ガエのよびガムのパロ畑リ電型がコンデンサ本体の特定の側面に沿って交互に配置されている積層コンデンサにおいて有利に適用される。

[0032]

この発明は、また、上述したような積層コンデンサ、すなわち、互いに対向する2つの主面およびこれら主面間を連結する4つの側面を有する直方体状をなす積層構造を有するものであって、各々が主面の延びる方向に延びかつ積層された複数の誘電体層、および誘電体層間の特定の界面に沿って配置されかつ静電容量を形成するように互いに対向する少なくとも1組の第1および第2の内部電極を有する、コンデンサ本体と、第1および第2の内部電極にそれぞれ電気的に接続されるように、コンデンサ本体の外表面上に形成される、第1および第2の外部端子電極とを備え、第1および第2の内部電極の各々が、静電容量を形成するように機能する容量形成部、対応の外部端子電極に接続される部分となる端子接続部、および容量形成部と端子接続部とを連結する引出し部とを備え、内部電極の少なくとも1つについての引出し部が、その厚み方向に湾曲している、そのような積層コンデンサを製造する方法にも向けられる。

[0033]

この発明に係る積層コンデンサの製造方法は、誘電体層となる複数のセラミックグリーンシートを用意する工程と、セラミックグリーンシート上に、内部電極を形成する工程と、セラミックグリーンシート上に、内部電極の端子接続部に重なるようにダミー電極を形成する工程と、コンデンサ本体の生の状態のものを得るため、複数のセラミックグリーンシートを積層しかつプレスする工程と、生の状態のコンデンサ本体を焼成する工程とを備えている。

[0034]

そして、セラミックグリーンシートを積層しかつプレスする工程は、内部電極の容量形成部間および端子接続部とダミー電極との間に位置するセラミックグリーンシートの一部を内部電極の引出し部が位置する側へと流動させるようにプレスし、それによって、引出し部を厚み方向に湾曲させる工程を含むことを特徴としている。

[0035]

この発明に係る積層コンデンサの製造方法において、ダミー電極を形成する工程は、内部電極が形成されないセラミックグリーンシート上にダミー電極を形成する工程を備えることが好ましい。この場合、セラミックグリーンシートを積層しかつプレスする工程は、ダミー電極が形成されているが内部電極が形成されていないセラミックグリーンシートを積層しかつ予備的にプレスすることによって、セラミックグリーンシートの一部の流動を生じさせ、これに伴って、ダミー電極の内側端縁を積層進行方向へ湾曲させる工程と、次いで、内部電極が形成されているセラミックグリーンシートを積層しかつ予備的にプレスすることによって、ダミー電極の内側端縁の湾曲に沿うように、引出し部を厚み方向に湾曲させる工程とを備えることが好ましい。

[0036]

上述の好ましい実施態様において、ダミー電極を形成する工程は、内部電極が形成されるセラミックグリーンシート上にダミー電極を形成する工程をさらに備えることが好ましい。

【発明の効果】

[0037]

この発明に係る積層コンデンサによれば、内部電極の少なくとも1つについての引出し部は、その厚み方向に湾曲しているので、引出し部の実効長さを長くすることができる。したがって、引出し部の幅をそれほど狭くすることなく、それゆえ電極切れ等の問題を回避しながら、百数十~数百mΩのような微小な抵抗値をもって高ESR化を図ることができる。

[0038]

したかって、この発明に係る積層コンデンサは、平坦なインピーダンス特性を与えるよ

。 ノに可すし、にこんは、IVII ∪にわいて、 ノ 1へ収払て电嫁い及動に対する下頂止いたの - のデカップリングコンデンサとして有利に用いることができる。

[0039]

内部電極の端子接続部に対応して積層方向に重なるように形成されているダミー電極をさらに備えていると、内部電極と外部端子電極との間の接合の信頼性を高めることができる。

[0040]

厚み方向に湾曲している引出し部の幅が、容量形成部および端子接続部の各幅より狭くされたり、厚み方向に湾曲している引出し部の厚みが、容量形成部および端子接続部の各厚みより薄くされたりすると、高ESR化をより容易に達成することができる。

[0041]

少なくとも1組の内部電極が、実装面に向くコンデンサ本体の主面側に片寄って位置していると、第1および第2の外部端子電極間で形成される最小電流ループを小さくし、低ESL化に寄与させることができる。また、実装面との間に形成される浮遊容量を小さくし、高周波域での副次共振の発生を防ぐことができる。

[0 0 4 2]

第1および第2の外部端子電極が、コンデンサ本体の特定の側面に沿って交互に配置されている、多端子コンデンサの場合には、引出し部および端子接続部の幅が元々狭いため、これをさらに狭くすることには限界がある。そのため、この発明のように、引出し部を厚み方向に湾曲させて高ESR化を図るようにすることは、電極切れ等を回避できる有効な手段であると評価できる。

[0043]

この発明に係る積層コンデンサの製造方法によれば、ダミー電極を形成することによって、積層されたセラミックグリーンシートのプレス時において、セラミックグリーンシートの一部を流動させ、それによって、引出し部を厚み方向に湾曲させるようにしているので、引出し部を湾曲させるための特別な工程を必要とせず、前述したようなこの発明に係る積層コンデンサを能率的に製造することができる。

[0044]

この発明に係る積層コンデンサの製造方法において、内部電極が形成されないセラミックグリーンシート上にダミー電極を形成しておき、ダミー電極が形成されているが内部電極が形成されていないセラミックグリーンシートを積層しかつ予備的にプレスすることによって、ダミー電極の内側端縁を積層進行方向へ湾曲させ、次いで、内部電極が形成されているセラミックグリーンシートを積層しかつ予備的にプレスすることによって、ダミー電極の内側端縁の湾曲に沿うように、引出し部を厚み方向に湾曲させるようにすれば、引出し部において、湾曲を確実に得ることができる。

[0045]

上述の場合において、内部電極が形成されるセラミックグリーンシート上にもダミー電極を形成しておけば、プレス工程でのセラミックグリーンシートの流動がより多く生じるようになり、その結果、引出し部をより湾曲させることが可能になる。

【発明を実施するための最良の形態】

[0046]

以下に、積層コンデンサの一例としての多端子コンデンサについて、好ましい実施形態の説明を行なう。

[0047]

図1ないし図5は、この発明の第1の実施形態を説明するためのものである。ここで、図1は、多端子コンデンサ21の外観を示す平面図である。図2は、多端子コンデンサ21の内部構造を示す平面図であり、(a)~(d)の各々は、互いに異なる断面をもって示している。

[0048]

多端子コンデンサ21は、図1にその外観を示すように、互いに対向する2つの主面2

[0049]

コンデンサ本体28は、積層構造を有していて、主面22および23の延びる方向に延びかつ積層された複数の誘電体層29、ならびに誘電体層29間の特定の界面に沿って配置されかつ静電容量を形成するように互いに対向する少なくとも1組の第1および第2の内部電極30および31を備えている。誘電体層29は、たとえばセラミック誘電体から構成される。

[0050]

図2において、第1の内部電極30が通る断面が(b)に示され、第2の内部電極31 が通る断面が(c)に示されている。

$[0\ 0\ 5\ 1]$

また、図1および図2に示すように、コンデンサ本体28の外表面上には、より具体的には、互いに対向する側面24および26の各々上から主面22および23の各一部上にまで延びるように、第1および第2の外部端子電極32および33が形成されている。より特定的には、側面24に沿って、2組の第1および第2の外部端子電極32および33が交互に配置され、側面26に沿って、2組の第1および第2の外部端子電極32および33が交互に配置されている。

[0052]

第1および第2の外部端子電極32および33は、それぞれ、第1および第2の内部電極30および31に電気的に接続されるものである。この電気的接続構造の詳細について、以下に説明する。

[0053]

第1の内部電極30は、図2(b)に示すように、静電容量を形成するように機能する容量形成部34、第1の外部端子電極32に接続される部分となる端子接続部35、および容量形成部34と端子接続部35とを連結する引出し部36を備えている。図3には、第1の内部電極30の一部、すなわち端子接続部35および引出し部36が拡大されて示されている。

[0054]

第2の内部電極31は、図2(c)に示すように、第1の内部電極30の容量形成部34に対向して静電容量を形成するように機能する容量形成部37、第2の外部端子電極33に接続される部分となる端子接続部38、および容量形成部37と端子接続部38とを連結する引出し部39を備えている。

[0055]

上述した引出し部36および39は、それぞれ、その幅が容量形成部34および37ならびに端子接続部35および38の各幅より狭い。また、引出し部36および39は、その厚み方向に湾曲している。図4において、第1の内部電極30についての引出し部36の湾曲状態が図示されている。図4は、多端子コンデンサ21の内部構造の一部を特定の断面をもって拡大して示す正面図である。なお、図4において、第1の内部電極30での引出し部36となる部分は、両方向矢印で示した範囲40に位置している。

[0056]

また、多端子コンデンサ21は、内部電極30および31の端子接続部35および38の各々に対応して積層方向に重なるように形成されているダミー電極41および42を備えている。この実施形態では、ダミー電極41および42は、内部電極30および31の引出し部36および39の長手方向中間部に対向する位置にまで届くように形成されている。

[0057]

ダミー電極41は、図2および図4に示されていて、内部電極30および31が配置された領域より上方であって内部電極が形成されない誘電体層29間の界面に沿って形成される。他方、ダミー電極42は、図2(d)および図4に示されていて、内部電極30お

、よいひょが配回でれた関係より「ハくのつく内中电極が形成でれないの电呼増とり同い介面に沿って形成される。

[0058]

次に、上述した多端子コンデンサ21を製造する方法について説明する。

[0059]

まず、誘電体層29となる複数のセラミックグリーンシートが用意される。

[0060]

次に、特定のセラミックグリーンシート上に、図2(a)に示すようなダミー電極41 が形成され、別のセラミックグリーンシート上に、図2(b)に示すような第1の内部電極30が形成され、さらに別のセラミックグリーンシート上に、図2(c)に示すような第2の内部電極31が形成され、さらに別のセラミックグリーンシート上に、図2(d)に示すようなダミー電極42が形成される。これらダミー電極41および42ならびに内部電極30および31は、導電性ペーストを印刷することによって形成される。

 $[0\ 0\ 6\ 1]$

次に、コンデンサ本体28の生の状態のものを得るため、複数のセラミックグリーンシートが所定の順序で積層されかつ積層方向にプレスされる。そして、その後、必要に応じて、カット工程が実施される。

[0062]

図4は、セラミックグリーンシートが焼結して誘電体層29となった焼成工程後の状態を図示するものであるが、図4には、誘電体層29に対応のセラミックグリーンシートにおいて生じた流動の態様が矢印で示されている。

[0063]

前述したように積層されたセラミックグリーンシートをプレスする工程において、内部電極30および31ならびにダミー電極41および42の各々が有する厚みのために、セラミックグリーンシートの一部は、これら内部電極30および31ならびにダミー電極41および42と重なり合っている部分から重なり合っていない部分へと流動する。

[0064]

より具体的には、まず、内部電極30および31の容量形成部34および37間に位置するセラミックグリーンシートの一部が、矢印43で示すように、内部電極30および31の引出し部36および39が位置する側へと流動する。また、内部電極30および31の端子接続部35および38とダミー電極41および42との間に位置するセラミックグリーンシートの一部が、矢印44および45で示すように、内部電極30および31の引出し部36および39が位置する側へと流動する。そして、これらの流動は、前述したように、引出し部36および39を厚み方向に湾曲させるように作用する。

[0065]

上述した引出し部36および39の湾曲をより確実に生じさせるためには、次のような方法を採用することが好ましい。

[0066]

図5には、セラミックグリーンシートを積層しかつプレスする工程を実施している途中の状態が示されている。図5において、上プレス金型46および下プレス金型47の各一部が示されている。

[0067]

図5に示すように、まず、内部電極もダミー電極も形成されていないいくつかのセラミックグリーンシート48が積層され、次いで、ダミー電極42が形成されたいくつかのセラミックグリーンシート49が積層される。そして、この段階で、上プレス金型46を下プレス金型47に向かって近接させることにより、セラミックグリーンシート48および49が予備的にプレスされる。

[0068]

ここで、ダミー電極 4 2 の厚みによる段差がもたらされているが、上述のプレスに応じて、セラミックグリーンシート 4 8 および 4 9 の一部が、矢印 5 0 で示すように、段差を

- 埋める刀門に処割し、ていമ木、ノミー電型サムの内側を砂板間進11刀門 N月田する。なお、上述した矢印50は、図4に示した矢印45に対応している。

[0069]

次いで、内部電極3 1 が形成されているセラミックグリーンシート5 1 と内部電極3 0 が形成されているセラミックグリーンシート5 1 とが交互に積層され、上プレス金型4 6 および下プレス金型4 7 によって予備的にプレスされる。このプレスによって、内部電極3 0 および3 1 の引出し部3 6 および3 9 は、前述したダミー電極4 2 の内側端縁の湾曲に沿うように、厚み方向に湾曲される。図4 に示した第1 の内部電極3 0 における引出し部3 6 の湾曲は、このような処理の結果得られたものである。

[0070]

その後、内部電極30または31が形成されているセラミックグリーンシート50をさらに積層しかつプレスする工程、ならびにダミー電極41が形成されているセラミックグリーンシートを積層しかつプレスする工程が実施されたとき、内部電極30および31の容量形勢部34および37の各厚みならびにダミー電極41および42の各厚みが重畳されるため、上述した引出し部36および39における湾曲が助長される。

[0071]

なお、上述のように、引出し部36および39に対して湾曲が与えられたとき、その厚みは、容量形成部34および37ならびに端子接続部35および38の各厚みより薄くなる。このことも、高ESR化に寄与する。

[0072]

次に、上述のようにして得られた生の状態のコンデンサ本体28が焼成される。これによって、多端子コンデンサ21のためのコンデンサ本体28が得られ、その外表面上に、たとえば導電性ペーストの焼付けによる第1および第2の外部端子電極32および33が形成されたとき、多端子コンデンサ21が完成される。

[0073]

次に、以上説明した実施形態に従って、この発明による効果を確認するために実施した実験例について説明する。

[0074]

この実験例では、図1に示すような外観を有する8つの外部端子電極を備え、かつ静電容量が 0.047μ Fとなるように設計された、表1に示すような試料 $1\sim6$ の各々に係る多端子コンデンサを作製した。

[0075]

【表 1】

試料	ダミー電極	幅狭の引出し部	引出し部の湾曲	内部電極厚み	
番号				0.65 μ m	0.85 μ m
1	上下あり	あり	大	150m Ω	135m Ω
2	上下あり	なし	小	100m Ω	75m Ω
3	なし	あり	中	125m Ω	100m Ω
4	なし	なし	微小	90m Ω	65m Ω
5	上のみ	あり	中	130m Ω	110m Ω
6	下のみ	あり	中	135m Ω	125m Ω
7	なし	なし	なし	85 m Ω	61m Ω

[0076]

コンデンサ本体を得るため、試料1では、セラミックグリーンシート上に、ニッケルを含む導電性ペーストを用いて内部電極およびダミー電極をスクリーン印刷によって形成し

- 、 門 即 型 歴 が ル 以 C れ に O 収 い で フ 、 フ ッ ー ン ー ト を 負 間 り る C C も に 、 て い エ 下 に 、 ダ ミ ー 電 極 が 形 成 さ れ た セ ラ ミ ッ ク グ リ ー ン シ ー ト を 5 枚 ず つ 積 層 し 、 さ ら に そ の 上 下 に 、 内 部 電 極 も ダ ミ ー 電 極 も 形 成 さ れ て い な い 複 数 枚 の セ ラ ミ ッ ク グ リ ー ン シ ー ト を 積 層 し 、 こ れ ら を 積 層 方 向 に ブ レ ス し 、 焼 成 す る こ と に よ っ て 、 外 形 寸 法 が 2 . 0 m m × 1 . 2 5 m m × 0 . 5 5 m m の コ ン デ ン サ 本 体 を 得 た 。

[0077]

上記試料 1 に係るコンデンサ本体を得るため、内部電極における端子接続部は、塗布時の寸法において、幅方向寸法を 150μ mとし、引出し部は、同じく塗布時の寸法において、幅方向寸法を 80μ mとしかつ長手方向寸法を 100μ mとした。また、表 10μ m を電極厚み」の欄に示すように、内部電極の塗布厚みを 0.65μ m としたものと 0.85μ m としたものとの 2 種類を作製した。

[0078]

以上のような試料1に係るコンデンサ本体と比較して、表1に示すように、試料2は、内部電極において幅狭の引出し部がない点で異なり、試料3は、ダミー電極がない点で異なり、試料4は、ダミー電極がなくかつ内部電極において幅狭の引出し部がない点で異なり、試料5は、ダミー電極が内部電極の積層部分の上のみに存在する点で異なり、試料6は、ダミー電極が内部電極の積層部分の下のみに存在する点で異なり、試料7は、ダミー電極がなくかつ内部電極において幅狭の引出し部がない点で異なっている。また、試料1~6では引出し部が湾曲しているのに対し、試料7では引出し部が湾曲していない。

[0079]

また、前述したコンデンサ本体を得るための焼成工程では、酸素濃度調整により、内部電極の蒸発が発生しないまま、内部電極のカバレッジが65%以上になるようにした。

[0080]

次に、各試料に係るコンデンサ本体とバレルメディアと純水とをバレルポットに充填し、遠心流動バレルを用いて、コンデンサ本体の側面において内部電極の端子接続部が確実に露出するように研磨した。

[0081]

次に、内部電極の端子接続部に電気的に接続される外部端子電極を形成するため、コンデンサ本体の側面上の所定箇所に銅を含む導電性ペーストを塗布し、連続焼成炉を用いて、これを焼き付けた。さらに、外部端子電極の表面に、約 2μ mの膜厚をもってニッケルめっきを施し、さらにその上に、約 4μ mの膜厚をもって錫めっきを施した。

[0082]

以上のようにして得られた各試料に係る多端子コンデンサについて、ESRを測定した。その結果が、表1の「内部電極厚み」の表示の下の欄に示されている。また、各試料に係る多端子コンデンサについて、静電容量を測定した。そして、この静電容量の測定値が、設計値の 0.047μ Fの90%未満の値を示したものを不良とし、この不良の発生率を求めた。その結果が、表2の「内部電極厚み」の表示の下の欄に示されている。

[0083]

試料	内部電極厚み		
番号	0.65μ m	0.85 <i>μ</i> m	
1	0%	0%	
2	0%	0%	
3	3.1%	0.6%	
4	3.5%	0.5%	
5	0%	0%	
6	0%	0%	

[0084]

まず、前の表 1 からわかるように、目標のESR値が $150m\Omega$ であるとすれば、この目標値は、試料 1 の内部電極厚み $0.65\mu m$ の場合において実現可能である。また、試料 1 の内部電極厚み $0.85\mu m$ の場合において、ならびに試料 5 および6 の場合においても、 $100m\Omega$ を超えるESR値を実現することができる。

[0085]

また、試料4と試料7とを比較すると、セラミックグリーンシートのプレス時の圧力を強くして引出し部が湾曲するように製造された試料4の方が、試料7に比べてESR値が若干向上している。

[0086]

すなわち、試料 $1\sim7$ で比較すると、試料7、4、2、3、5、6、1の順でESR値が高くなっている。これらのことは、内部電極の引出し部の湾曲度合いについては、試料7、4、2、3、5、6、1の順でより大きく、それゆえ引出し部の実効長さがより長くされていることを意味している。

[0087]

そして、試料1、5および6の間で比較すると、試料5、6、1の順でESR値が高くなっている。このことから、ダミー電極については、内部電極積層部分の上のみに形成される場合に比べると、内部電極積層部分の下のみに形成される場合の方が、ESR値をより高めることができ、さらには、ダミー電極が上下双方ともに形成される場合において、ESR値を最も高めることができることがわかる。

[0088]

また、表2を参照すれば、ダミー電極が形成されている試料1、2、5 および6 とダミー電極が形成されていない試料3 および4 とを比較したとき、ダミー電極が形成されることにより、内部電極と外部電極との間の電気的接合の信頼性が高められ、静電容量が不足するといった不具合を生じさせにくくすることができることがわかる。

[0089]

図6および図7は、この発明の第2の実施形態を説明するためのものである。ここで、図6は、図2に対応する図であり、より詳細には、図6(a)は図2(b)に対応し、図6(b)は図2(c)に対応している。また、図7は、図4に対応する図である。これら図6および図7において、図2および図4に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

[0090]

第2の実施形態による多端子コンデンサ52は、内部電極30および31の各々が形成されるセラミックグリーンシート上にもダミー電極53が形成されることを特徴としている。

[0091]

この実施形態によれは、図7に示すように、ダミー電極53の各々が有する厚みのため

- に、ゼノミソノノリーンシートについては、人即つまてかり月回への加剰がでった生しる。このように、セラミックグリーンシートの矢印54方向への流動が加わると、内部電極30および31の引出し部36および39に対する湾曲の度合いをより高めることができる。

[0092]

図8ないし図11は、内部電極の配置に関する種々の実施形態を説明するためのもので、積層コンデンサを断面で示す正面図である。図8ないし図11において、前述のたとえば図1ないし図4に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図8ないし図11においては、内部電極30および31の引出し部に付与される湾曲については図示を省略している。

[0093]

この発明に係る積層コンデンサは、ESRを上げることを1つの目的としているため、通常、内部電極の積層枚数は少ない。そのため、図8に示した積層コンデンサ61のように、内部電極30および31は、コンデンサ本体28の積層方向の中央部に位置されることが多い。その結果、1点鎖線で示した実装面65上に積層コンデンサ61が実装されたとき、第1および第2の外部端子電極32および33間で形成される最小電流ループが比較的大きくなり、そのため、ESLの上昇を招き、また、実装面65との間に形成される浮遊容量が大きくなり、高周波域での副次共振が生じやすくなる。

[0094]

上述のような問題は、図9ないし図11にそれぞれ示した積層コンデンサ62ないし64によって解決される。

[0095]

図9に示した積層コンデンサ62では、内部電極30および31が、すべて、コンデンサ本体28における、実装面65に向く主面23側に片寄って位置している。

[0096]

図10に示した積層コンデンサ63では、1組の第1および第2の内部電極30および31が、コンデンサ本体28における、実装面65に向く主面23側に片寄って位置している。

[0097]

図11に示した積層コンデンサ64では、1組の第1および第2の内部電極30および31が、コンデンサ本体28における、実装面65に向く主面23側に片寄って位置しているとともに、他の1組の第1および第2の内部電極30および31が、コンデンサ本体28の他方の主面22側に片寄って位置している。図11に示した積層コンデンサ64によれば、実装に際しての方向性を無くすことができる。

[0098]

以上の図9ないし図11に示した積層コンデンサ62ないし64によれば、最小電流ループを小さくすることができるが、このような最小電流ループを小さくするための少なくとも1組の内部電極は、図示のような面対向するものに限らず、端縁同士が対向するものであってもよい。

[0099]

以上、この発明を、主として多端子コンデンサに関連して説明したが、この発明は、多端子コンデンサに限らず、一般的な構造の積層コンデンサに対しても適用することができる。

[0100]

また、図示の実施形態では、内部電極30および31における引出し部36および39の各幅が容量形成部34および37ならびに端子接続部35および38の各幅より狭くされたが、引出し部の幅は、容量形成部の幅に等しくされても、端子接続部の幅に等しくされても、おるいは、容量形成部および端子接続部の幅に等しくされてもよく、さらには、容量形成部の幅より広くされても、端子接続部の幅より広くされても、あるいは、容量形成部および端子接続部の各幅より広くされてもよい。

. 【凶叫の削半な就明】


[0101]

- 【図1】この発明の第1の実施形態による多端子コンデンサ21の外観を示す平面図である。
- 【図2】図1に示した多端子コンデンサ21の内部構造を示す平面図であり、(a) ~(d)は、それぞれ、互いに異なる断面をもって示している。
- 【図3】図2(b)に示した第1の内部電極30の一部を拡大して示す平面図である
- 【図4】図1に示した多端子コンデンサ21の内部構造の一部を特定の断面をもって 拡大して示す正面図である。
- 【図5】図1に示した多端子コンデンサ21を製造するため、セラミックグリーンシートを積層しかつプレスする工程を実施している途中の状態を示す断面図である。
- 【図 6 】この発明の第 2 の実施形態を説明するための図 2 (b)および (c)に対応する図である。
- 【図7】図6に示した第2の実施形態を説明するための図4に対応する図である。
- 【図8】内部電極の配置に関する第1の実施形態を説明するため、積層コンデンサ6 1を断面で示す正面図である。
- 【図9】内部電極の配置に関する第2の実施形態を説明するため、積層コンデンサ62を断面で示す正面図である。
- 【図10】内部電極の配置に関する第3の実施形態を説明するため、積層コンデンサ63を断面で示す正面図である。
- 【図11】内部電極の配置に関する第4の実施形態を説明するため、積層コンデンサ64を断面で示す正面図である。
- 【図12】この発明にとって興味ある多端子コンデンサ1を図解的に示す平面図である。
- 【図13】図12に示した多端子コンデンサ1の代表的な用途となるデカップリングコンデンサ15を備えるMPUおよび電源部に関する接続構成の一例を図解的に示すブロック図である。
- 【図14】容量値の異なる複数のセラミックコンデンサを並列に接続した場合のインピーダンス特性を示すもので、(a)は複数のセラミックコンデンサのインピーダンス特性をそれぞれ個々に示し、(b)は、複数のセラミックコンデンサを並列に接続した状態での複合されたインピーダンス特性を示す。


【符号の説明】


[0102]


- 21,52 多端子コンデンサ (積層コンデンサ)
- 22,23 主面
- 24~27 側面
- 28 コンデンサ本体
- 29 誘電体層
- 30,31 内部電極
- 32,33 外部端子電極
- 34,37 容量形成部
- 35,38 端子接続部
- 36,39 引出し部
- 41,42,53 ダミー電極
- 43~45,54 セラミックグリーンシートの流動を示す矢印
- 46,47 プレス金型
- 48,49,51 セラミックグリーンシート
- 61~64 積層コンデンサ
- 65 実装面




【図2】










【図4】







【図6】









【図8】







【図10】





【図11】






【図13】







、【宵烘白】女形宵

【要約】

【課題】 別部品を付加することなく、ESRを高めることができる、積層コンデンサを 、提供する。

【解決手段】 静電容量を形成するように互いに対向する第1および第2の内部電極30 および31について、静電容量を形成するように機能する容量形成部34,37、対応の外部端子電極32に接続される部分となる端子接続部35、および容量形成部34,37 と端子接続部35とを連結する引出し部36を備えるようにする。引出し部36は、その幅が容量形成部34,37および端子接続部35の各幅より狭いばかりでなく、その実効長さがより長くなるように厚み方向に湾曲している。

【選択図】 図4

0000006231 19900828 新規登録

京都府長岡京市天神二丁目26番10号株式会社村田製作所0000623120041012

京都府長岡京市東神足1丁目10番1号株式会社村田製作所

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/006939

International filing date: 08 April 2005 (08.04.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-165350

Filing date: 03 June 2004 (03.06.2004)

Date of receipt at the International Bureau: 26 May 2005 (26.05.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)

